CED 下载 | Power mkI 固件近期技术历史

Power mkI 固件近期技术历史

Power1401有两类固件：软件和硬件。软件固件是程序代码，用于在开机时测试Power1401、以及随后执行主机指令。硬件固件包括组件（如ADC 和 DAC、时钟、数字输入和输出、以及主机端口）控制装置。

Revision 20 - 最新版本现在可以任意下载

如果你的序列号在P4000以上，参见Power1401 mkII的历史。

日期	版本	概述
13年3月	20	CEDpost 0.29 Power up Self Test
		MonitorR 35 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot 发散/聚集转换代码可以处理零长度的块，这在 Spike2 版本 8中是必要的。

08年4月	19	CEDpost 0.29 Power up Self Test
		MonitorR 34 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot 修改了主机传输码，纠正Spike2新增的高效数据传输中的一个问题。

08年4月	18	CEDpost 0.29 Power up Self Test
		MonitorR 33 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot 提供分散／收集数据传输机制，可向主机传输数据。大幅度提升了自测期间对外部事件脉冲的抵抗力，以前这些脉冲可能导致Power1401挂机。

07年10月	17	CEDpost 0.28 Power up Self Test
		MonitorR 32 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot 扩展了SetADCList，允许亚爆发。避免对不存在的ADC信道发出放大指令的无效行为。用EEPROM标签检测同步硬件。

06年11月	16	CEDpost 0.28 Power up Self Test
		MonitorR 31 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot 开始自测前等待USB接口配置，以避免伪错误。信号与E0和E1输入相连时，自测不会生成不合逻辑的E0CSR和E1CSR重置测试错误。

06年6月	15	CEDpost 0.26 Power up Self Test
		MonitorR 31 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot 改善了高负荷情况下的USB数据处理

04年12月	14	CEDpost 0.26 Power up Self Test
		MonitorR 30 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot 通过USB处理Error LED更好。补充ADC信道模拟。修正了内容FlushCache过程。

04年7月	13	CEDpost 0.25 Power up Self Test
		MonitorR 29 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot 固定延迟随标准主机、INFO和CONFIG指令的扩展匀变。

04年1月	12	CEDpost 0.25 Power up Self Test
		MonitorR 27 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot POST支持E PCB，包括USB2接口、改良的ADC硬件测试，能更好地处理大内存，检测连接USB的硬件的能力更强。监视器支持E PCB，包括USB2接口、改良的USB硬件检测能力、扩展了的INFO指令。 Pld支持E PCB，包括USB2接口和改良的计时功能。

03年3月	11	CEDpost 0.20 Power up Self Test
		MonitorR 24 Monitor Pld711 19 Analogue (ANAFPGA) Pld701 15 Digital (DIGFPGA) Ang285 04 Boot 改善引导程序在启动时的初始化情况。 POST测试计时数字输出和ADC过速中断。 DAC LED能正常工作，支持事件极性topbox选项卡。改善USB重置情况。提高DAC控制性能。

03年4月	10	CEDpost 0.18 Power up Self Test
		MonitorR 23 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 12 Digital (DIGFPGA) 防止USB字符资料溢出。改善了topbox串行EEPROM通道的定时。 ParseADCList可用于特殊的测试信道。 CONFIG命令支持同步。添加了PGF topbox支持，纠正了GAIN命令。

02年10月	09	CEDpost 0.18 Power up Self Test
		MonitorR 22 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 12 Digital (DIGFPGA) 自检 "Post" 现在可以测试 DILDATN 逻辑。 DIGFPGA: 为数字输入数据短字节增加的非破坏性读址 (DILDATN)。

02年7月	08	CEDpost 0.17 Power up Self Test
		MonitorR 22 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 12 Digital (DIGFPGA) 避免在多个顶框的时候出现假误差。

02年3月	07	CEDpost 0.16 Power up Self Test
		MonitorR 22 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) 监控器:通过速度极快的PC主机解决了可能引起数据传输中断的计时问题加电自检: 在模数转换器 (ADC)中被调噪声测试的错误级别

02年2月	06	CEDpost 0.15 Power up Self Test
		MonitorR 21 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) 增加对Power 1401信号顶盒2701-5的支持没有改进的USB线时进行自我检测

01年7月	05	CEDpost 0.14 Power up Self Test
		MonitorR 20 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) 允许使用最大数目的 ADC 信道

01年5月	04	CEDpost 0.14 Power up Self Test
		MonitorR 19 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) 默认事件极性现为下降现可正确探测±10V 单元新增一个2.5 MHz 的ADC信道支持新增 PGA 16 顶盒支持

00年9月	03	CEDpost 0.10 Power up Self Test
		MonitorR 15 Monitor Pld711 12 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) 加电自检得到改善外部时钟输入操作得到改善

00年8	02	CEDpost 0.09 Power up Self Test
		MonitorR 15 Monitor Pld711 12 Analogue (ANAFPGA) Pld701 09 Digital (DIGFPGA) 新增顶盒支持启动时的USB工作状况有所改进 ADC 串道测试有所改进

00年6月	01	CEDpost 0.06 Power up Self Test
		MonitorR 13 Monitor Pld711 10 Analogue (ANAFPGA) Pld701 09 Digital (DIGFPGA) 自检速度加快，消除了一些伪错误。 ADC 指令定时和ADC性能有所改进。我们解决了PC机4倍速卡 (1401-50) 的问题，并新增USB支持功能。从序列号P2001开始有USB硬件。