CED 更新 | Power-3 固件近期技術歷史

Power1401有兩類固件：軟體和硬體。軟體固件是程式碼，用於在開機時測試Power1401、以及隨後執行主機指令。硬體固件包括元件（如ADC 和 DAC、時鐘、數位輸入和輸出、以及主機埠）控制裝置。

Revision 06 - 最新版本現在可以任意下載。

如果你的序列號在P5000以下，參見Power1401 mk2的歷史。如果你的序列號在P6000以上，參見Power-3a的歷史。

日期	版本	概述

21年3月	06	Monitor 6 對 EEPROM 仿真進行的變更將在下一次斷電重啟後生效。 FPGA 7 防止了當 DAC FIFO 與程式同時向同一個 DAC 寫入時可能發生的資料損毀。修正了在產生 Digital Output DTH（高位元組傳輸資料）列時出現的錯誤。

14年4月	05	Monitor 5 控制器：改善了中斷機制。這大大改善了最差情況下的反應時間，從而輕微改善了平均反應時間。 FPGA 5 添加了由FeatEn比特位7控制的DAC0-ADC串列環回介面 Clock3 現在有自己的分頻器（像clock4一樣）

13年11月	04	Monitor 4 更有效地利用閒置時間，尤其是提高了Spike2的尖峰形狀匹配時間。控制器：緩存失效方法進行了改進，特別是保證了Signal動態鉗模型的純淨升級-之前在升級時一些舊的資料可能會保留一段時間。 FPGA 4 對頂部資料盒的DAC更新速率進行了改進。對8比特DAC模式進行了更正。

12年12月	02	Monitor 2 調整後，GAIN命令可以正確讀取機上盒通道增益。安裝多個機上盒後，可以進行正確指定。

12年11月	01	Monitor 1 改進了USB線纜檢測處理，改進單通道ADC操作，現可處理高達3MHz的信號。 Boot 1 開機: 重啟後鎖定檢測頻率達200MHz。 FPGA 2 FPGA: 校正了機上盒 DAC的使用，改進ADC溢出檢測。