CED Descargas | Historial técnico reciente del firmware Micro Mk 2

Historial técnico reciente del firmware Micro Mk 2

Hay dos tipos de firmware en el Micro1401: software y hardware. El firmware del software es el código de programa que comprueba Micro1401 cuando lo conecta y luego obedece las instrucciones transmitidas desde el ordenador principal. El firmware del hardware incluye controles para componentes tales como ADC y DACs, los relojes, la entrada y salida digital, y los puertos anfitriones.

Revision 17 - descargable gratis ahora.

Fecha	Versión	Resumen
09/14	17	CEDpost 14 Self Test
		Pld851 13 FPGA M1401 15 Monitor Angel 02 Boot El código de transferencia de dispersión/agrupación maneja bloques de longitud cero, que son necesarios para Spike2 versión 8.

12/09	16	CEDpost 14 Self Test
		Pld851 13 FPGA M1401 14 Monitor Angel 02 Boot Fija un error raro de temporización de escritura DAC presente en Pld851 versiones 11 y 12.

01/09	15	CEDpost 14 Self Test
		Pld851 12 FPGA M1401 14 Monitor Angel 02 Boot Se ha ajustado el código de autoprueba para evitar errores falsos muy raros. Se ha agregado hardware para detectar la fuente de exceso de errores. Se ha corregido la avería ocasionada en el inicio del reloj analógico-digital en Pld851 versión 11. Se ha solucionado el error de sincronización en el inicio de las conversiones analógico-digitales sincronizadas.

10/08	14	CEDpost 13 Self Test
		Pld851 10 FPGA M1401 14 Monitor Angel 02 Boot Se han protegido muchas pruebas contra los impulsos en las entradas de evento durante las pruebas. Se ha agregado una prueba extra para las conversiones analógico-digitales sincronizadas. Se ha agregado soporte para el registro OVRSRC con el fin de dar más información en el caso de un error de interrupción. Se ha mejorado el código de emulación de EEPROM en la memoria de flash para evitar problemas con las escrituras de EEPROM.

04/08	13	CEDpost 12 Self Test
		Pld851 10 FPGA M1401 13 Monitor Angel 02 Boot Corrección del código de transferencia del servidor para solucionar un problema con la nueva transferencia de datos de alta eficiencia en Spike2.

04/08	12	CEDpost 12 Self Test
		Pld851 10 FPGA M1401 12 Monitor Angel 02 Boot Proporciona mecanismos de transferencia de datos de dispersion/recolección para realizar transferencias a un PC servidor, además de las funciones de acceso de bus I2C generalizadas.

10/07	11	CEDpost 12 Self Test
		Pld851 10 FPGA M1401 11 Monitor Angel 02 Boot Se ha expandido SetADCList para permitir sub ráfagas. Utiliza la etiqueta de EEPROM para detectar el hardware de sincronización.

11/06	10	CEDpost 12 Self Test
		Pld851 10 FPGA M1401 10 Monitor Angel 02 Boot La autoprueba no genera errores de prueba de reposición falsos E0CSR y E1CSR cuando las señales están conectadas a las entradas E0 y E1.

05/06	09	CEDpost 11 Self Test
		Pld851 10 FPGA M1401 10 Monitor Angel 02 Boot Mejora del manejo de datos USB en situaciones de alta carga Mejora de la temporización de la prueba de interrupción del sobrepaso de ADC. La prueba de interrupción comprueba la falta de interrupción Espera a que se configure la interfaz USB antes de iniciar la prueba automática Mejora del manejo de interrupción del temporizador del sistema y de la generación de impulsos de cronoreset

02/05	08	CEDpost 09 Self Test
		Pld851 08 FPGA M1401 09 Monitor Angel 02 Boot SetTimerClock soporta el carácter de reloj T para seleccionar la inicialización de cambios de nivel en por ejemplo DIGTIM. La auto prueba maneja mejor el DEL (diodo emisor de luz) de error cuando informa de los errores vía la interfaz USB.

08/04	07	CEDpost 08 Self Test
		Pld851 08 FPGA M1401 08 Monitor Angel 02 Boot Comandos INFO y CONFIG extendidos

04/03	06	CEDpost 08 Self Test
		Pld851 08 FPGA M1401 07 Monitor Angel 02 Boot Lógica de reposición de USB mejorada Multiplexor de 6 bit y registrador de prueba de ADC implementados Pruebas mejoradas en salidas digitales sincronizadas Soporte de USB mejorado Detección del tipo USB mejorada Comando INFO extendido

04.03	05	CEDpost 06 Self Test
		Pld851 07 FPGA M1401 05 Monitor Angel 02 Boot Evita el sobreflujo de los datos de carácter USB Mejor sincronización en el acceso EEPROM serial de la caja superior Se ha solucionado la depuración de la dirección de rampa y los bucles de datos de rampa

10/02	04	CEDpost 06 Self Test
		Pld851 07 FPGA M1401 04 Monitor Angel 02 Boot La autoprueba "Post" verifica ahora la lógica DILDATN. El firmware Pld ha mejorado la cronometración de actualización de DAC

08/02	03	CEDpost 04 Self Test
		Pld851 06 FPGA M1401 04 Monitor Angel 02 Boot Auto prueba: Apoyo adicional para el chip 2270 y para los registradores de prueba de la caja superior. FPGA: Mejora de sincronización del acceso de interfaz USB, ha sido agregada la dirección de lectura no destructiva para los datos de entrada digital de byte bajo. Monitor: Apoyo adicional para el chip 2270, y para los números grandes de canales ADC. Adición del comando de borrado de ranura de Flash. Boot: Adición del código de inicialización de 2270.

03/02	02	CEDpost 02 Self Test
		Pld851 01 FPGA M1401 04 Monitor Auto prueba: Se ha ajustado para manejar tanto la opción de construir como de parche de 10 voltios en las pruebas del convertidor D/A Monitor: Ha sido solucionada la posibilidad de ocurrencia de los problemas de sincronismo con los PCs anfitriones muy rápidos

12/01	01	CEDpost 01 Self Test
		Pld851 01 FPGA M1401 02 Monitor Se ha robustecido la carga del comando.