FPGA 6

• Con esto se incrementa la fiabilidad cuando se usa el Micro como esclavo en un arreglo sincronizado de 1401s.

FPGA 5

• Cuando usted agrega una caja superior de 64 canales, tiene la opción de mantener los 4 canales de la placa madre original como 0 a 3 y ejecutar la caja superior como 4 a 67. Sin embargo, antes de la versión 5 del monitor y la versión 5 del FPGA, los canales 64 a 67 no funcionaban. Si su caja superior está configurada para sustituir a los canales ADC de la placa madre, no hay diferencia en cuanto a la funcionalidad.

FPGA 4

• Relectura del estado de sincronización corregida.

FPGA 3

• Fija un reloj espúreo ocasional 0 y 1 error de autoprueba.

FPGA 3

• No cargue el FPGA en un arranque caliente si ya está cargado.
• Se ha reescrito el código USB para utilizar con una interfaz de cuatro puntos de indicación.
• ROM,F,C,n aceptará valores de n de 2 a 9.
• La programación de flash protege contra el fallo causado por el movimiento de las tablas MMU.
• Se ha agregado el soporte de los canales lógicos de ADC y se usan para añadir soporte a la caja superior de ADC64.
• Se ha agregado el soporte de silo y el código de prueba de DAC.
• El código USB tiene una aplicación de vigilancia para detectar y reaccionar a inactivo.

FPGA 1

• Primera versión