CED Pliki do ściągnięcia | Zmiany techniczne oprogramowania firmowego Micro Mk II

Zmiany techniczne oprogramowania firmowego Micro Mk II

W urządzeniu Micro1401 zastosowane są dwa rodzaje firmware - oprogramowanie i sprzęt. Oprogramowanie firmowe to kod programu, które dokonuje testu urządzenia Micro1401, kiedy zostaje włączone, a następnie wykonuje instrukcje przekazywane przez urządzenia główne. W skład firmware’u sprzętowego wchodzi sterowanie takimi elementami jak ADC oraz DAC, zegary, wejściowe i wyjściowe dane cyfrowe oraz porty urządzenia głównego.

Revision 17 - Sciagnac za darmo

Data	Wersja	Zasadnicze informacje
09/14	17	CEDpost 14 Self Test
		Pld851 13 FPGA M1401 15 Monitor Angel 02 Boot Rozpraszanie/zbieranie kodu transferu obsługuje bloki zerowej długości, co jest wymagane przez Spike2 w wersji 8.

12/09	16	CEDpost 14 Self Test
		Pld851 13 FPGA M1401 14 Monitor Angel 02 Boot Naprawia rzadki błąd synchronizacji zapisu DAC w Pld851 wersji 11 i 12.

01/09	15	CEDpost 14 Self Test
		Pld851 12 FPGA M1401 14 Monitor Angel 02 Boot Zmodyfikowano kod samotestowania w celu uniknięcia bardzo rzadkich, fałszywych błędów. Dodano osprzęt do detekcji źródła błędów przepełniania. Poprawiono błąd wyzwalanego startu zegara ADC w wersji 11 Pld851. Naprawiono błąd zgrania w czasie startu taktowanych konwersji ADC.

10/08	14	CEDpost 13 Self Test
		Pld851 10 FPGA M1401 14 Monitor Angel 02 Boot Wiele testów zostało zabezpieczonych przed pulsami na wejściach zdarzeń podczas testowania. Dodano dodatkowy test taktowanych konwersji ADC. Dodano obsługę rejestru OVRSRC w celu podania większej ilości informacji gdy wystąpi błąd przerwania. Została poprawiona emulacja kodu EEPROM w pamięci flash w celu uniknięcia problemów z zapisem EEPROM.

04/08	13	CEDpost 12 Self Test
		Pld851 10 FPGA M1401 13 Monitor Angel 02 Boot Poprawka do kodu transferu hosta usuwająca problem z nowym, wysokowydajnym transferem danych w Spike2.

04/08	12	CEDpost 12 Self Test
		Pld851 10 FPGA M1401 12 Monitor Angel 02 Boot Obsługuje mechanizm rozproszonego wysyłania danych do PC oraz uogólnione funkcje dostępu do magistrali I2C.

10/07	11	CEDpost 12 Self Test
		Pld851 10 FPGA M1401 11 Monitor Angel 02 Boot SetADCList zostało rozszerzone by umożliwić sub-bursty. Używa znaczników EEPROM do wykrycia zsynchronizowanego sprzętu.

11/06	10	CEDpost 12 Self Test
		Pld851 10 FPGA M1401 10 Monitor Angel 02 Boot Auto-diagnostyka nie generuje rzekomych błędów testu resetu E0CSR i E1CSR gdy sygnały są podpięte do wejść E0 i E1.

05/06	09	CEDpost 11 Self Test
		Pld851 10 FPGA M1401 10 Monitor Angel 02 Boot Ulepszony przesył danych przez USB w sytuacjach dużego obciążenia Ulepszona synchronizacja czasowa testu przekroczenia przerwania przez operacje ADC, test przerwań sprawdza brak przerwania Czeka na skonfigurowanie interfejsu USB zanim rozpocznie procedurę samotestowania Rozszerzone generowanie impulsu zerującego i obsługa przerwań czasomierza systemowego

02/05	08	CEDpost 09 Self Test
		Pld851 08 FPGA M1401 09 Monitor Angel 02 Boot Funkcja SetTimerClock obsługuje sygnał T zegara do wyboru uruchamiania przez sygnał brzeżny, np. w DIGTIM. Funkcja autotestu lepiej obsługuje diody LED niż przy zgłaszaniu błędów za pośrednictwem interfejsu USB.

08/04	07	CEDpost 08 Self Test
		Pld851 08 FPGA M1401 08 Monitor Angel 02 Boot Rozszerzono polecenie INFO i CONFIG

04/03	06	CEDpost 08 Self Test
		Pld851 08 FPGA M1401 07 Monitor Angel 02 Boot Usprawniono układ logiczny zerowania USB Wprowadzono sześciobitowy multiplekser analogowo-cyfrowy i rejestrator testów Usprawniono synchronizowanych cyfrowych sygnałów wyjściowych Lepsza obsługa USB Ulepszone wykrywanie urządzeń USB Rozszerzone polecenie INFO

04.03	05	CEDpost 06 Self Test
		Pld851 07 FPGA M1401 05 Monitor Angel 02 Boot Zapobiega nadmiarowi danych w urzadzeniach USB Lepsza synchronizacja dostepu do EEPROMu urzadzenia Naprawiono problem zwiazany z adresem sygnalu pilowego i petli danych sygnalu pilowego

10/02	04	CEDpost 06 Self Test
		Pld851 07 FPGA M1401 04 Monitor Angel 02 Boot Autostest "Post" obecnie sprawdza uklad logiczny DILDATN. FPGA Pld usprawnil synchronizacje aktualizacji przetwornika cyfrowo-analogowego

08/02	03	CEDpost 04 Self Test
		Pld851 06 FPGA M1401 04 Monitor Angel 02 Boot Autotest: Dodano obsluge modulu chipa 2270 i testowych rejestrów górnych ramek. FPGA: Ulepszona synchronizacja dostepu do interfejsu USB, dodano niedestruktywny adres odczytu dla dolnego bajta wejsciowych danych cyfrowych. Program kontrolujacy: Dodano obsluge chipa 2270 chip oraz wielu kanalów przetwornika analogowo-cyfrowego. Dodano polecenie wymazania gniazda typu flash. Uruchamianie - Dodano kod inicjalizacji dla 2270.

03/02	02	CEDpost 02 Self Test
		Pld851 01 FPGA M1401 04 Monitor Autotest: Skorygowanie autotestu tak, ze obsluguje wersje 10 V i poprawiona wersje w testach przetwornika cyfrowo-analogowego Program kontrolujacy: Skorygowano ewentualny problem z synchronizacja w przypadku bardzo szybkich komputerów macierzystych

12/01	01	CEDpost 01 Self Test
		Pld851 01 FPGA M1401 02 Monitor Ladowanie polecen jest obecnie bardziej odporne.