CED Pliki do ściągnięcia | Zmiany techniczne oprogramowania firmowego Power mk 1

Zmiany techniczne oprogramowania firmowego Power mk 1

W urządzeniu Power1401 zastosowane są dwa rodzaje firmware - oprogramowanie i sprzęt. Oprogramowanie firmowe to kod programu, które dokonuje testu urządzenia Power1401, kiedy zostaje włączone, a następnie wykonuje instrukcje przekazywane przez urządzenia główne. W skład firmware’u sprzętowego wchodzi sterowanie takimi elementami jak ADC oraz DAC, zegary, wejściowe i wyjściowe dane cyfrowe oraz porty urządzenia głównego.

Revision 20 - Sciagnac za darmo

Jeśli twój numer seryjny jest powyżej P4000, zajrzyj do historii zmian Power1401 mkII.

Data	Wersja	Zasadnicze informacje
03/13	20	CEDpost 0.29 Power up Self Test
		MonitorR 35 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Rozpraszanie/zbieranie kodu transferu obsługuje bloki zerowej długości, co jest wymagane przez Spike2 w wersji 8.

04/08	19	CEDpost 0.29 Power up Self Test
		MonitorR 34 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Poprawka do kodu transferu hosta usuwająca problem z nowym, wysokowydajnym transferem danych w Spike2.

04/08	18	CEDpost 0.29 Power up Self Test
		MonitorR 33 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Obsługuje mechanizm rozproszonego wysyłania danych do PC. Został znacznie uodporniony na zewnętrzne pulsy zdarzeń podczas samo-testowania, poprzednio mogące zawieszać Power1401.

10/07	17	CEDpost 0.28 Power up Self Test
		MonitorR 32 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot SetADClist zostało rozszerzone by umożliwić sub-bursty. Zapobiega dziwnemu zachowaniu komendy wzmocnienia użytej na nieistniejących kanałach ADC. Używa znaczników EEPROM do wykrycia zsynchronizowanego sprzętu.

11/06	16	CEDpost 0.28 Power up Self Test
		MonitorR 31 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Czeka na skonfigurowanie USB przed rozpoczęciem auto-diagnostyki, by uniknąć rzekomych błędów. Auto-diagnostyka nie generuje rzekomych błędów testu resetu E0CSR i E1CSR gdy sygnały są podpięte do wejść E0 i E1.

06/06	15	CEDpost 0.26 Power up Self Test
		MonitorR 31 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Ulepszony przesył danych przez USB w sytuacjach dużego obciążenia

12/04	14	CEDpost 0.26 Power up Self Test
		MonitorR 30 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Lepsza obsługa Error LED z USB. Dodano symulację kanału ADC. Poprawiona wewnętrzna procedura FlushCache.

07/04	13	CEDpost 0.25 Power up Self Test
		MonitorR 29 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Sygnały o przebiegu piłowatym ze stałym opóźnieniem przy wykorzystaniu standardowego portu urządzenia macierzystego, rozszerzenia poleceń INFO i CONFIG.

01/04	12	CEDpost 0.25 Power up Self Test
		MonitorR 27 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Procedura POST stanowi rozwiązanie problemu E PCB, włączając w to kwestie związane z interfejsem USB2, ulepszeniem testów urządzeńanalogowo-cyfrowych, lepsza obsługa dużej zainstalowanej pamięci oraz lepsze wykrywanie urządzeńUSB. System monitorujący lepiej radzi sobie układem E PCB, włączając w to interfejs USB2, lepsze rozpoznawanie USB i rozszerzenie polecenia INFO. Pld obsługuje systemy E PCB, włączając w to interfejs USB2 oraz ma usprawnienie taktowania.

04/03	11	CEDpost 0.20 Power up Self Test
		MonitorR 24 Monitor Pld711 19 Analogue (ANAFPGA) Pld701 15 Digital (DIGFPGA) Ang285 04 Boot Usprawnienie inicjalizacji w momencie uruchamiania systemu. Testy procedury POST są taktowane według cyfrowych sygnałów wyjściowych i przerwania przebiegu cyklu przetwornika analogowo-cyfrowego. Diody przetwornika cyfrowo-analogowego zachowują się teraz właściwie i poprawnie obsługują znacznik przystawki biegunowości zdarzenia. Usprawnienie resetowania urządzeńUSB. Lepsze sterowanie przetwornikiem analogowo-cyfrowym.

03/03	10	CEDpost 0.18 Power up Self Test
		MonitorR 23 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 12 Digital (DIGFPGA) Zapobiega nadmiarowi danych w urzadzeniach USB. Lepsza synchronizacja dostepu do EEPROMu urzadzenia. Polecenie ParseADClist wspólpracuje ze specjalnymi kanalami testowymi. Polecenie CONFIG obsluguje synchronizacje. Dodano obsluge urzadzenia PGF, usunieto problem zwiazany z poleceniem GAIN.

10/02	09	CEDpost 0.18 Power up Self Test
		MonitorR 22 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 12 Digital (DIGFPGA) Funkcja autotestu „Post" obecnie kontroluje logike DILDATN. DIGFPGA: dodano niedestrukcyjny adres odczytu (DILDATN) dla dolnego bajta cyfrowych danych wejsciowych. Nie wystepuja przypadkowe bledy w przypadku wielu górnych modulów.

07/02	08	CEDpost 0.17 Power up Self Test
		MonitorR 22 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 12 Digital (DIGFPGA) Nie wystepuja przypadkowe bledy w przypadku wielu górnych modulów

03/02	07	CEDpost 0.16 Power up Self Test
		MonitorR 22 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) Program kontrolujacy: Usunieto problem z synchronizacja wystepujacy w bardzo szybkich komputerach, w wyniku którego szybki transfer danych powodowal zawieszenie komputera Autotest: Skorygowano poziom bledu w tescie zaklócen przetwornika analogowo-cyfrowego

02/02	06	CEDpost 0.15 Power up Self Test
		MonitorR 21 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) Urzadzenie Signal Power1401 moze obecnie obslugiwac przystawke 2701-5 Usprawniony funkcja autotestu jesli do urzadzenia nie podlaczono kabla USB

07/01	05	CEDpost 0.14 Power up Self Test
		MonitorR 20 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) Pozwala na wykorzystanie maksymalnej liczby kanalów przetwornika analogowo-cyfrowego.

05/01	04	CEDpost 0.14 Power up Self Test
		MonitorR 19 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) Default event polarity is now falling ±10V urządzenia są obecnie wykrywane poprawnie Dodatkowa obsługa jednego kanału analogowo-cyfrowego (częstotliwość 2,5 MHz) Dodano obsługę urządzenia typu PGA 16

09/00	03	CEDpost 0.10 Power up Self Test
		MonitorR 15 Monitor Pld711 12 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) Usprawniony autotest zasilania Usprawnione dzialanie zewnetrznego zegara sygnalu wejsciowego

08/00	02	CEDpost 0.09 Power up Self Test
		MonitorR 15 Monitor Pld711 12 Analogue (ANAFPGA) Pld701 09 Digital (DIGFPGA) Dodano obsluge przystawki [top box] Usprawniono dzialanie USB podczas startu Usprawniono test przetwornika AD (Cross-talk)

06/00	01	CEDpost 0.06 Power up Self Test
		MonitorR 13 Monitor Pld711 10 Analogue (ANAFPGA) Pld701 09 Digital (DIGFPGA) Przyspieszono dzialanie autotestu i usunieto kilka uciazliwych bledów. Usprawniono synchronizacje polecen ADC oraz zachowania ADC. usunelismy problem z karta poczwórnego taktowania dla karty quad rate PC (1401-50) oraz dodalismy sprzetowa obsluge USB. Sprzetowa obsluga USB jest obecna od numeru seryjnego P2001.