• UK
  • US
  • Français
  • Deutsch
  • Español (precios €)
  • Portugal
  • Polski
  • 日本人
  • 中國傳統
  • 简化中国

Power mk2 固件近期技術歷史

Power1401有兩類固件:軟體和硬體。軟體固件是程式碼,用於在開機時測試Power1401、以及隨後執行主機指令。 硬體固件包括元件(如ADC 和 DAC、時鐘、數位輸入和輸出、以及主機埠)控制裝置。

Revision 09 - 最新版本現在可以任意下載。

如果你的序列號在P4000以下,參見Power1401 mk1的歷史。如果你的序列號在P5000以上,參見Power-3的歷史。


日期 版本 概述
10年3月 09 Monitor 8
  • 添加了試驗性的緩存鎖定功能,以及浮點支援。載入的命令按緩存行(32b)的邊界調整。
FPGA 9
  • 修正了DAC FIFO配置的問題——DAC輸出可能凍結。
09年11月 08 Monitor 7
  • 現場可編程閘陣列資料只有在沒有事先載入的情況下才會載入。
  • 重新編寫USB代碼來使用四個端點介面以及看門狗代碼。
  • 支援資料類比轉換器以及校驗碼。
09年10月 07 Monitor 6
FPGA 8
  • DAC Silo方案的補充支援(軟體尚不支援)。
  • 為克服Issue C board問題所做的修改。
08年10月 06 Monitor 6
  • FLASH記憶體裏用來仿真EEPROM的代碼能更好的避免寫EEPROM時出現的問題。
  • 快取記憶體清除函數已被調整,在中斷運行時能避免可能的MEMDAC問題。
  • I2C匯流排存取函數被增加至符號表,以便用命令存取。
  • 單線介面函數被寫入和增加到符號表。
  • 為定時ADC轉換擴張了自我測試代碼的長度。
FPGA 6
  • 時鐘4標誌的行為被更正。
  • 數字I/O的100ns脈衝正常產生。
08年6月 05 Monitor 5
FPGA 5
  • 改進了時鐘計時,避免虛假的超限運行錯誤。
  • 添加了OVRSRC註冊表。
08年4月 04 Monitor 5
  • 中斷過載發生後提供更加確切的信息。
08年4月 03 Monitor 4
  • 提供分散/收集數據傳輸機制,可向主機傳輸數據。
  • 提升了自測期間對外部事件脈衝的抵抗力。
07年11月 02 Monitor 3
FPGA 4
  • 修改了8位DAC寫入。
07年10月 01 Monitor 3
  • 擴展了SetADClist,支持亞爆發。
  • 模擬自測限制略有放鬆。
  • 修正了錯誤LED的操作。
  • 添加了清除閃存槽n代碼。
FPGA 3
  • 改善了高速串行接口的延時,以便在Test-Rack上工作。
  • 解決了有一個以上機頂盒的系統的地址問題。
Cambridge Electronic Design Limited

在英國註冊: 00972132

註冊辦事處:

  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.

VAT: GB 214 2617 96

生產者註冊號: WEE/BD0050TZ

銷售條款和條件

對於我們的美國客戶,我們可以提供W-8BEN稅表,該表將我們標識為英國公司.

DUNS: 219151016
CAGE/NCAGE: KB797
NAICS: 423490
商品編號
Hardware: 84716070
Software: 85234945
×

通过电子邮件:

info@ced.co.uk

通過郵遞:
  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.
通過電話:

(Int.+44) (0)1223 420186

來自北美:

1 800 345 7794

×