CED Téléchargements | Mise à jour du logiciel de système sur puce Power-3A

Page d'accueil
Téléchargements

Historique technique récent du firmware Power-3A

Il existe deux types de logiciels de système sur puce dans le Power1401-3A: logiciel et matériel. Le type logiciel est le code de programmation qui teste le Micro1401 à la mise sous tension et qui obéit ensuite aux instructions transmises à partir de l'ordinateur central. Le type matériel inclut les commandes pour les composants tels que les convertisseurs analogique-numérique et les convertisseurs numérique-analogique, les horloges, l'entrée et la sortie numériques et les ports hôtes.

Revision 10 - Transfert gratuit immédiat.

Si votre numéro de série est inférieur à P6000, consultez l'historique du Power-3.

Date	Version	Récapitulatif

11/24	10	Monitor 10
		FPGA 7 Improves reliability of clocked DAC updates on top boxes that have DACs. No need to update the FPGA if user does not have either of these two top boxes.

03/22	09	Monitor 9
		INFO,46; ajouté pour indiquer le taux d’horloge haute vitesse en MHz. Le code du moniteur 08 n’indiquait pas le gain CAN.

10/18	08	Monitor 8
		La commande de script TIMER, S; échouait car elle demandait 5 arguments. Elle fonctionne désormais correctement et conformément à la documentation. La commande DAC Monitor peut désormais actualiser jusqu’à 16 CNA (au lieu de 4 auparavant). Auto-test : la sortie série RS232 des erreurs d’autotest 81, 82 était omise (Try1401 était OK). Le fait de combiner des boîtiers supérieurs avec gains CAN et une carte mère sans gain provoquait un crash lors d’un changement de gain.

02/17	07	Monitor 7
		Les LED Event 0 et 1 du panneau avant sont désormais allumées lorsqu’une entrée est attendue dans Spike2/Signal et clignotent en s’éteignant pour chaque événement (au lieu d'être éteintes et de clignoter en s’allumant pour chaque événement). Correctif pour définir les gains de canal CAN (en option). Une correction de bug a par ailleurs été apportée aux protocoles d’établissement de liaison de port numérique.

10/16	06	Monitor 6
		FPGA 6 Correction des erreurs de CAN à vitesses élevées et des erreurs d'interruption parasite. Établissement de liaison E/S numérique implémenté.

08/16	01	Première version