• UK
  • US
  • Français
  • Deutsch
  • Español (precios €)
  • Portugal
  • Polski
  • 日本人
  • 中國傳統
  • 简化中国

Power mk1 固件近期技術歷史

Power1401有兩類固件:軟體和硬體。軟體固件是程式碼,用於在開機時測試Power1401、以及隨後執行主機指令。 硬體固件包括元件(如ADC 和 DAC、時鐘、數位輸入和輸出、以及主機埠)控制裝置。

Revision 20 - 最新版本現在可以任意下載。

如果你的序列號在P4000以上,參見Power1401 mk2的歷史。


日期 版本 概述
13年3月 20 CEDpost 0.29 Power up Self Test

MonitorR 35 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 發散/聚集轉換代碼可以處理零長度的塊,這在 Spike2 版本 8中是必要的。
08年4月 19 CEDpost 0.29 Power up Self Test

MonitorR 34 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 修改了主機傳輸碼,糾正Spike2新增的高效數據傳輸中的一個問題。
08年4月 18 CEDpost 0.29 Power up Self Test

MonitorR 33 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 提供分散/收集數據傳輸機制,可向主機傳輸數據。
  • 大幅度提升了自測期間對外部事件脈衝的抵抗力,以前這些脈衝可能導致Power1401掛機。
07年10月 17 CEDpost 0.28 Power up Self Test

MonitorR 32 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 擴展了SetADCList,允許亞爆發。
  • 避免對不存在的ADC信道發出放大指令的無效行為。
  • 用EEPROM標簽檢測同步硬件。
06年11月 16 CEDpost 0.28 Power up Self Test

MonitorR 31 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 開始自測前等待USB接口配置,以避免偽錯誤。
  • 信號與E0和E1輸入相連時,自測不會生成不合邏輯的E0CSR和E1CSR重置測試錯誤。
06年6月 15 CEDpost 0.26 Power up Self Test

MonitorR 31 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 改善了高負荷情況下的USB數據處理
04年12月 14 CEDpost 0.26 Power up Self Test

MonitorR 30 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 通過USB處理Error LED更好。
  • 補充ADC信道模擬。
  • 修正了內容FlushCache過程。
04年7月 13 CEDpost 0.25 Power up Self Test

MonitorR 29 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 固定延遲隨標準主機、INFO和CONFIG指令的擴展勻變。
04年1月 12 CEDpost 0.25 Power up Self Test

MonitorR 27 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • POST支援E PCB,包括USB2介面、改良的ADC硬體測試,能更好地處理大記憶體,檢測連接USB的硬體的能力更強。
  • 監視器支援E PCB,包括USB2介面、改良的USB硬體檢測能力、擴展了的INFO指令。
  • Pld支援E PCB,包括USB2介面和改良的計時功能。
03年3月 11 CEDpost 0.20 Power up Self Test

MonitorR 24 Monitor

Pld711 19 Analogue (ANAFPGA)

Pld701 15 Digital (DIGFPGA)

Ang285 04 Boot

  • 改善引導程式在啟動時的初始化情況。
  • POST測試計時數位輸出和ADC過速中斷。
  • DAC LED能正常工作,支援事件極性topbox選項卡。
  • 改善USB重置情況。
  • 提高DAC控制性能。
03年4月 10 CEDpost 0.18 Power up Self Test

MonitorR 23 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 12 Digital (DIGFPGA)

  • 防止USB字元資料溢出。
  • 改善了topbox串列EEPROM通道的定時。
  • ParseADCList可用於特殊的測試通道。
  • CONFIG命令支援同步。
  • 添加了PGF topbox支援,糾正了GAIN命令。
02年10月 09 CEDpost 0.18 Power up Self Test

MonitorR 22 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 12 Digital (DIGFPGA)

  • 自檢 "Post" 現在可以測試 DILDATN 邏輯。
  • DIGFPGA:附加的非破壞性讀取位址(DILDATN),用於數位輸入資料低位元元
02年7月 08 CEDpost 0.17 Power up Self Test

MonitorR 22 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 12 Digital (DIGFPGA)

  • 避免在多個頂框的時候出現假誤差。
02年3月 07 CEDpost 0.16 Power up Self Test

MonitorR 22 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • 監控器:通過速度極快的PC主機解決了可能引起資料傳輸中斷的計時問題
  • 加電自檢: 在模數轉換器 (ADC)中被調雜訊測試的錯誤級別
02年2月 06 CEDpost 0.15 Power up Self Test

MonitorR 21 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • 增加對Power 1401信號頂盒2701-5的支援
  • 沒有改進的USB線時進行自我檢測
01年7月 05 CEDpost 0.14 Power up Self Test

MonitorR 20 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • 允許使用最大數目的 ADC 通道
01年5月 04 CEDpost 0.14 Power up Self Test

MonitorR 19 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • 默認事件極性現為下降
  • 現可正確探測±10V單元
  • 新增一個2.5 MHz 的ADC通道支援
  • 新增 PGA 16 頂盒支援
00年9月 03 CEDpost 0.10 Power up Self Test

MonitorR 15 Monitor

Pld711 12 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • 加電自檢得到改善
  • 外部時鐘輸入操作得到改善
00年8 02 CEDpost 0.09 Power up Self Test

MonitorR 15 Monitor

Pld711 12 Analogue (ANAFPGA)

Pld701 09 Digital (DIGFPGA)

  • 新增頂盒支援
  • 啓動時的USB工作狀況有所改進
  • ADC 串道測試有所改進
00年6月 01 CEDpost 0.06 Power up Self Test

MonitorR 13 Monitor

Pld711 10 Analogue (ANAFPGA)

Pld701 09 Digital (DIGFPGA)

  • 自檢速度加快,消除了一些僞錯誤。
  • ADC 指令定時和ADC性能有所改進。
  • 我們解決了PC機4倍速卡 (1401-50) 的問題,並新增USB支援功能。 從序列號P2001開始有USB硬體。
Cambridge Electronic Design Limited

在英國註冊: 00972132

註冊辦事處:

  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.

VAT: GB 214 2617 96

生產者註冊號: WEE/BD0050TZ

銷售條款和條件

對於我們的美國客戶,我們可以提供W-8BEN稅表,該表將我們標識為英國公司.

DUNS: 219151016
CAGE/NCAGE: KB797
NAICS: 423490
商品編號
Hardware: 84716070
Software: 85234945
×

通过电子邮件:

info@ced.co.uk

通過郵遞:
  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.
通過電話:

(Int.+44) (0)1223 420186

來自北美:

1 800 345 7794

×