CED 下载 | Power mkII 固件近期技术历史

Power mkII 固件近期技术历史

Power1401有两类固件：软件和硬件。软件固件是程序代码，用于在开机时测试Power1401、以及随后执行主机指令。硬件固件包括组件（如ADC 和 DAC、时钟、数字输入和输出、以及主机端口）控制装置。

Revision 09 - 最新版本现在可以任意下载

如果你的序列号在P4000以下，参见Power1401 mk1的历史。如果你的序列号在P5000以上，参见Power3的历史。

日期	版本	概述
10年3月	09	Monitor 8 添加了试验性的缓存锁定功能，以及浮点支持。加载的命令按缓存行（32b）的边界调整。 FPGA 9 修正了DAC FIFO配置的问题——DAC输出可能冻结。

09年11月	08	Monitor 7 现场可编程门阵列数据只有在没有事先加载的情况下才会加载。重新编写USB代码来使用四个端点界面以及看门狗代码。支持数据模拟转换器以及校验码。

09年10月	07	Monitor 6
		FPGA 8 DAC Silo方案的补充支持（软件尚不支持）。为克服Issue C board问题所做的修改。

08年10月	06	Monitor 6 FLASH存储器里用来仿真EEPROM的代码能更好的避免写EEPROM时出现的问题。高速缓存清除函数已被调整，在中断运行时能避免可能的MEMDAC问题。 I2C总线存取函数被增加至符号表，以便用命令存取。单线接口函数被写入和增加到符号表。为定时ADC转换扩张了自我测试代码的长度。 FPGA 6 时钟4标志的行为被更正。数字I/O的100ns脉冲正常产生。

08年6月	05	Monitor 5
		FPGA 5 改进了时钟计时，避免虚假的超限运行错误。添加了OVRSRC注册表。

08年4月	04	Monitor 5 中断过载发生后提供更加确切的信息。

08年4月	03	Monitor 4 提供可向主机传输数据的分散／收集数据传输机制，以及通用的I2C总线连接功能。提升了自测期间对外部事件脉冲的抵抗力。

07年11月	02	Monitor 3
		FPGA 4 修改了8位DAC写入。

07年10月	01	Monitor 3 扩展了SetADClist，支持亚爆发。模拟自测限制略有放松。修正了错误LED的操作。添加了清除闪存槽n代码。 FPGA 3 改善了高速串行接口的延时，以便在Test-Rack上工作。解决了有一个以上机顶盒的系统的地址问题。