CED ダウンロード | Power mkII ファームウェアの技術履歴

Power mkII ファームウェアの技術履歴

Power1401の電源を入れたときにそれをテストし、ホストから送られてくる命令に従うプログラムです。ハードウェア・ファームウェアには、ADC/DAC、クロック、デジタル入力/出力、およびホスト・ポートといったコンポーネントのためのコントロールが含まれています。

Revision 09 - 自由にダウンロード可能です

Iシリアル番号が P4000 未満の場合は、Power1401 mk1の履歴を参照してください。シリアル番号が P5000 を超えている場合は、Power-3の履歴を参照してください。

日付	バージョン	概要
10年3月	09	Monitor 8 追加された実験用キャッシュ固定および浮動小数点サポート読み込まれたコマンドは、キャッシュ行（32バイト）境界に合わせて整列されています。 FPGA 9 DAC FIFO スキームでの問題は修正されています。DAC 出力はフリーズする可能性がありました。

09年11月	08	Monitor 7 FPGA データは、その時点で読み込まれていない場合のみに読み込まれます。 USB コードが、4 エンドポイント・インターフェイスをアイドルウォッチドッグコードで使用するために書き直されています。 DAC Siloサポートおよびテストコードが追加されました。

09年10月	07	Monitor 6
		FPGA 8 DAC Silo スキーム用のサポートを追加（ソフトウェアでは未サポート）。問題点 C のボード問題を解決するための変更点。

08年10月	06	Monitor 6 フラッシュ・メモリーでコードをエミュレートする EEPROM は改善されており、EEPROM 書き込みでの問題が回避されています。キャッシュのフラッシュ機能は、割り込みが実行されている場合に可能性がある MEMDAC 問題を避けるために調整されました。 I2C バス・アクセス機能が、コマンドによるアクセスのための記号表に追加されました。 1ワイヤ・インターフェイスが書き込まれ、記号表に追加されました。クロック付きADC変換用の拡張された自己テスト・コード。 FPGA 6 クロック 4 フラッグの挙動は訂正されました。デジタル I/O 用の 100 ns パルスは正しく生成されました。

08年6月	05	Monitor 5
		FPGA 5 擬似のオーバーラン・エラーを回避するためクロック・タイミング調整が強化されました。 OVRSRC レジスターが追加されました。

08年4月	04	Monitor 5 割り込みオーバーランが発生したときに詳細な情報が得られます。

08年4月	03	Monitor 4 ホスト PC への転送用のスキャッタ・ギャザー・データ転送メカニズムを提供します。セルフテストの間に外部イベント・パルスに対して抵抗する能力が一段と高まりました。

07年11月	02	Monitor 3
		FPGA 4 8 ビットのDAC 書き込み用に変更が行われました。

07年10月	01	Monitor 3 SetADClist が拡張されてサブ・バーストをサポートします。アナログの自動テストの制限が多少緩和されました。エラー LED の作動が訂正されました。フラッシュ・メモリのクリアにスロット n コードが追加されました。 FPGA 3 テスト・ラックで作動するように、HSS インターフェイス用のタイミングが改善されています。 2 つ以上のトップ・ボックスを備えたシステム用のアドレス問題が訂正されました。