CED Téléchargements | Mise à jour du logiciel de système sur puce Power mk1

Historique technique récent du firmware Power mk1

Il existe deux types de logiciels de système sur puce dans le Power1401: logiciel et matériel. Le type logiciel est le code de programmation qui teste le Micro1401 à la mise sous tension et qui obéit ensuite aux instructions transmises à partir de l'ordinateur central. Le type matériel inclut les commandes pour les composants tels que les convertisseurs analogique-numérique et les convertisseurs numérique-analogique, les horloges, l'entrée et la sortie numériques et les ports hôtes.

Revision 20 - Transfert gratuit immédiat.

Si votre numéro de série est supérieur à P4000, consultez l'historique du Power1401 mkII.

Date	Version	Récapitulatif
03/13	20	CEDpost 0.29 Power up Self Test
		MonitorR 35 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Le code de transfert par dispersion / rassemblement prend en charge les blocs de longueur nulle (cela est nécessaire pour Spike2 version 8).

04/08	19	CEDpost 0.29 Power up Self Test
		MonitorR 34 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Correction du code de transfert d'hôte afin de réparer un problème au niveau des transferts de données haute performance dans Spike2.

04/08	18	CEDpost 0.29 Power up Self Test
		MonitorR 33 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Intègre des mécanismes de transfert de données de ventilation/regroupement (scatter/gather) vers le PC hôte. Beaucoup plus résistant aux impulsions d'événement externes pendant les autotests, qui pouvaient auparavant suspendre le fonctionnement d'un Power1401.

10/07	17	CEDpost 0.28 Power up Self Test
		MonitorR 32 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot SetADCList étendu de façon à autoriser les sous-paquets. Evite les comportements anormaux de la commande de gain avec les canaux CAN non existants. Utilise le tag EEPROM pour détecter la synchronisation matérielle.

11/06	16	CEDpost 0.28 Power up Self Test
		MonitorR 31 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Attend que l'interface USB soit configurée avant de lancer l'autotest, de manière à éviter les messages d'erreur inexacts. L'autotest ne génère pas de messages d'erreur inexacts pour les tests de réinitialisation E0CSR et E1CSR lorsque les signaux sont connectés sur les entrées E0 et E1.

06/06	15	CEDpost 0.26 Power up Self Test
		MonitorR 31 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Amélioration du support de données USB dans les situations d'utilisation intensive.

12/04	14	CEDpost 0.26 Power up Self Test
		MonitorR 30 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Meilleur support de la LED d'erreur avec USB. Simulation de canal CAN ajoutée. Procédure interne FlushCache corrigée.

07/04	13	CEDpost 0.25 Power up Self Test
		MonitorR 29 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot Rampes de retard corrigées avec port hôte standard, extensions aux commandes INFO et CONFIG.

01/04	12	CEDpost 0.25 Power up Self Test
		MonitorR 27 Monitor Pld711 20 Analogue (ANAFPGA) Pld701 17 Digital (DIGFPGA) Ang285 04 Boot POST supporte la carte PCB type E dont l'interface USB2, offre des tests de matériel de conversion analogique-numérique améliorés, supporte mieux les mémoires de taille importante et assure une détection de matériel USB améliorée. Le moniteur supporte la carte PCB type E dont l'interface USB2, assure une détection de matériel USB améliorée et une extension de la commande INFO. Pld supporte la carte PCB type E dont l'interface USB2, synchronisation améliorées à tous les niveaux.

04/03	11	CEDpost 0.20 Power up Self Test
		MonitorR 24 Monitor Pld711 19 Analogue (ANAFPGA) Pld701 15 Digital (DIGFPGA) Ang285 04 Boot L'amorce donne une meilleure initialisation lors du démarrage. POST teste les sorties numériques synchronisées et le message d'interruption après défaut de lecture de conversion analogique-numérique. Les LED de conversion numérique-analogique fonctionnent correctement, supporte le marquage de boîtier supérieur des évènements de polarité. Comportement de réinitialisation avec USB amélioré. Contrôle de conversion analogique-numérique amélioré.

03/03	10	CEDpost 0.18 Power up Self Test
		MonitorR 23 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 12 Digital (DIGFPGA) Prévention de dépassement de capacité des données de caractères USB. Meilleure synchronisation dans l'accès EEPROM série de boîtier supérieur. ParseADCList fonctionne avec des canaux d'essai spéciaux. La commande CONFIG supporte la synchronisation. Support de boîtier supérieur PGF ajouté, commande GAIN rectifiée.

10/02	09	CEDpost 0.18 Power up Self Test
		MonitorR 22 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 12 Digital (DIGFPGA) Auto-test " Post " teste désormais la logique DILDATN. DIGFPGA: d'une adresse de lecture non-destructive (DILDATN) pour les entrées numériques " low byte " (de 0 à 7).

07/02	08	CEDpost 0.17 Power up Self Test
		MonitorR 22 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 12 Digital (DIGFPGA) Evite les erreurs parasites avec de multiples boîtiers supérieurs

03/02	07	CEDpost 0.16 Power up Self Test
		MonitorR 22 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) Monitor: Régler un problème de minutage avec des PC très rapides risque de geler le transfert de données. Auto-test: Niveaux d'erreur réglés dans le bruit ADC par test.

02/02	06	CEDpost 0.15 Power up Self Test
		MonitorR 21 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) Support ajouté pour boîtier principal Power1401 Signal 2701-5 Autotest en l'absence de câble USB

07/01	05	CEDpost 0.14 Power up Self Test
		MonitorR 20 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) Permet l'utilisation du nombre maximal de canaux ADCs

05/01	04	CEDpost 0.14 Power up Self Test
		MonitorR 19 Monitor Pld711 16 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) La polarité d'événement par défaut descend désormais Unités de ±10V désormais détectées correctement Support supplémentaire pour 1 canal de convertisseur analogique-numérique @ 2,5 MHz Support ajouté pour boîtier supérieur PGA 16

09/00	03	CEDpost 0.10 Power up Self Test
		MonitorR 15 Monitor Pld711 12 Analogue (ANAFPGA) Pld701 10 Digital (DIGFPGA) Autocontrôle à la mise en route amélioré Fonctionnement d'entrée d'horloge externe amélioré

08/00	02	CEDpost 0.09 Power up Self Test
		MonitorR 15 Monitor Pld711 12 Analogue (ANAFPGA) Pld701 09 Digital (DIGFPGA) Support de boîtier supérieur ajouté Fonctionnement USB au démarrage amélioré Test de diaphonie de convertisseur analogique-numérique amélioré

06/00	01	CEDpost 0.06 Power up Self Test
		MonitorR 13 Monitor Pld711 10 Analogue (ANAFPGA) Pld701 09 Digital (DIGFPGA) Le test automatique a été accéléré et quelques fausses erreurs supprimées. La synchronisation de la commande du convertisseur analogique-numérique (ADC) et le comportement de ce dernier ont été améliorés. Nous avons corrigé un problème au niveau de la carte de fréquence de montage quadruple PC (1401-50) et nous avons ajouté le support USB. Le matériel USB est présent à partir du numéro de série P2001.