• UK
  • US
  • Français
  • Deutsch
  • Español (precios €)
  • Portugal
  • Polski
  • 日本人
  • 中國傳統
  • 简化中国

Power mkI ファームウェアの技術履歴

Power1401の電源を入れたときにそれをテストし、ホストから送られてくる命令に従うプログラムです。ハードウェア・ファームウェアには、ADC/DAC、クロック、デジタル入力/出力、 およびホスト・ポートといったコンポーネントのためのコントロールが含まれています。

Revision 20 - 自由にダウンロード可能です

シリアル番号が P4000 を超えている場合は、Power1401 mkIIの履歴を参照してください。


日付 バージョン 概要
13年3月 20 CEDpost 0.29 Power up Self Test

MonitorR 35 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • スキャッタ・ギャザー転送コードは、Spike2 のバージョン 8 で必要なゼロ長さのブロックを処理します。
08年4月 19 CEDpost 0.29 Power up Self Test

MonitorR 34 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • Spike2 の新しい高能率のデータ転送に関する問題を解決するためのホスト転送コードに対する訂正。
08年4月 18 CEDpost 0.29 Power up Self Test

MonitorR 33 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • ホスト PC への転送用のスキャッタ・ギャザー・データ転送メカニズムを提供します。
  • セルフテストの間に外部イベント・パルスに対して抵抗する能力が一段と高まりました。このセルフテストで以前は Power1401 をハングさせる可能性がありました。
07年10月 17 CEDpost 0.28 Power up Self Test

MonitorR 32 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • SetADClist が拡張されてサブ・バーストを受け入れます。
  • 非実在の ADC チャンネルを使用して利得コマンドのおかしな挙動を回避します。
  • EEPROM タグを使用して同期ハードウェアを検出します。
06年11月 16 CEDpost 0.28 Power up Self Test

MonitorR 31 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 疑似エラーを回避するため、USB インターフェイス設定の完了を待ってからセルフ・テストを開始してください。
  • セルフ・テストでは、信号が E0 および E1 入力に接続されたときに、疑似の E0CSR や E1CSR のリセット・テスト・エラーは生成されません。
06年6月 15 CEDpost 0.26 Power up Self Test

MonitorR 31 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 高負荷状態における USB データの取り扱いが改善
04年12月 14 CEDpost 0.26 Power up Self Test

MonitorR 30 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • エラー LED の取り扱いが USB の使用で更に向上。
  • ADC チャンネル・シミュレーションを追加。
  • 内部 FlushCache 手順が訂正済み。
04年7月 13 CEDpost 0.25 Power up Self Test

MonitorR 29 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • 固定遅延傾斜波、標準ポスト・ポート、INFO への拡張、および CONFIG コマンド付き。
04年1月 12 CEDpost 0.25 Power up Self Test

MonitorR 27 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • POSTはUSB2インターフェースを含むイシューE PCBをサポートし、ADCハードウェアテストは改良され、大量メモリーの扱いとUSBハードウェア検出が向上されています。
  • モニターはUSB2インターフェースを含むイシューE PCBをサポートし、USBハードウェア検出は改良され、INFOコマンドは拡張されています。
  • PldはUSB2インターフェースを含むイシューE PCBをサポートし、全体を通してタイミングが改良されています。
03年3月 11 CEDpost 0.20 Power up Self Test

MonitorR 24 Monitor

Pld711 19 Analogue (ANAFPGA)

Pld701 15 Digital (DIGFPGA)

Ang285 04 Boot

  • ブートはスタートアップ時点での初期化を良好にします。
  • POSTは計時デジタル出力とADCオーバーラン割り込みをテストします。
  • DAC LEDは正しく作動し、イベント両極性トップボックスタグをサポートします。
  • 改善されたUSBとのリセット反応。
  • 向上されたADCコントロール。
03年4月 10 CEDpost 0.18 Power up Self Test

MonitorR 23 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 12 Digital (DIGFPGA)

  • USB キャラクタ・データのオーバーフローを防止します。
  • トップボックスのシリアル EEPROM アクセスでのタイミングが改善されました。
  • ParseADClist は特別なテスト・チャンネルで作動します。
  • CONFIG コマンドは同期化をサポートします。
  • PGF のトップボックス・サポートが追加され、GAIN コマンドは修正されました。
02年10月 09 CEDpost 0.18 Power up Self Test

MonitorR 22 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 12 Digital (DIGFPGA)

  • 自己テスト「ポスト」は現在DILDATNロジックをテストします。
  • DIGFPGA: デジタル入力データ低バイト用の非破壊読み取りアドレス (DILDATN) が追加されました。
02年7月 08 CEDpost 0.17 Power up Self Test

MonitorR 22 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 12 Digital (DIGFPGA)

  • マルチのトップボックスを使用して擬似エラーを回避します。
02年3月 07 CEDpost 0.16 Power up Self Test

MonitorR 22 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • モニター:データ移動の停滞を引き起こす可能性のある非常に高速なPCとのタイミング問題を解決しました。
  • 自己テスト: ADCノイズテストにおけるエラーレベルは調整されました。
02年2月 06 CEDpost 0.15 Power up Self Test

MonitorR 21 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • Power1401 Signal トップボックス2701-5のサポートを追加
  • USBケーブルがない場合のセルフテストを改良
01年7月 05 CEDpost 0.14 Power up Self Test

MonitorR 20 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • ADCチャンネルの最大数が使用可能
01年5月 04 CEDpost 0.14 Power up Self Test

MonitorR 19 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • デフォルトのイベント極性は、立下りになりました。
  • ±10V ユニットが正しく検出されるようになりました。
  • 2.5 MHzで1つのADCチャネルをサポートできるようになりました。
  • PGA 16トップボックスをサポートするようになりました。
00年9月 03 CEDpost 0.10 Power up Self Test

MonitorR 15 Monitor

Pld711 12 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • 電源投入セルフテストの改善
  • 外部クロック入力動作の改善
00年8 02 CEDpost 0.09 Power up Self Test

MonitorR 15 Monitor

Pld711 12 Analogue (ANAFPGA)

Pld701 09 Digital (DIGFPGA)

  • トップ ボックスに対応
  • 起動時のUSB動作の改善
  • ADCクロストーク テストの改善
00年6月 01 CEDpost 0.06 Power up Self Test

MonitorR 13 Monitor

Pld711 10 Analogue (ANAFPGA)

Pld701 09 Digital (DIGFPGA)

  • セルフテストは高速化され、いくつかの擬似的エラーが解決されました。
  • ADCコマンド・タイミングとADC動作が改良されました。
  • PC 4倍速カード(1401-50)での問題が解決され、USBサポートが追加されました。 USBハードウェアは、シリアル番号P2001以降に付いています。
Cambridge Electronic Design Limited

イギリスで登録済み: 00972132

登録事務所:

  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.

VAT: GB 214 2617 96

プロデューサー登録番号: WEE/BD0050TZ

販売規約

米国のお客様には、英国の会社であることを示すW-8BEN納税フォームを提供できます。.

DUNS: 219151016
CAGE/NCAGE: KB797
NAICS: 423490
商品コード
Hardware: 84716070
Software: 85234945
×

電子メールによる:

info@ced.co.uk

郵便で
  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.
電話による:

(Int.+44) (0)1223 420186

北アメリカから:

1 800 345 7794

×