• UK
  • US
  • Français
  • Deutsch
  • Español (precios €)
  • Portugal
  • Polski
  • 日本人
  • 中國傳統
  • 简化中国

Neuere technische Geschichte der Power1401 mk 1-Firmware

Es gibt zwei Arten von Firmware bei Power1401: Software und Hardware. Die Software-Firmware ist der Programmcode, der Power1401 testet, wenn Sie dies einschalten, und dann vom Host übertragene Anweisungen befolgt. Die Hardware-Firmware enthält Steuerelemente für Komponenten wie z.B. die ADC und DACs, die Uhren, den Digitaleingang und -ausgang und die Host-Ports.

Revision 20 - Download kostenlos.

Wenn Ihre Seriennummer höher ist als P4000, lesen Sie die technische Entwicklung von Power1401 mk2.


Datum Version Zusammenfassung
03/13 20 CEDpost 0.29 Power up Self Test

MonitorR 35 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • Einzel-/Sammeltransfercode bearbeitet Nulllängenblöcke, was für Spike2 Version 8 erforderlich ist.
04/08 19 CEDpost 0.29 Power up Self Test

MonitorR 34 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • Korrektur des Hosttransfercodes, um ein Problem mit den neuen, höchst effizienten Datentransfers in Spike2 zu beheben.
04/08 18 CEDpost 0.29 Power up Self Test

MonitorR 33 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • Bietet Transfermechanismen für Scatter/Gather-Daten zum Host-PC.
  • Nun sehr viel resistenter gegen externe Ereignisimpulse beim Selbsttest. Zuvor konnte eine Power1401 hängen bleiben.
10/07 17 CEDpost 0.28 Power up Self Test

MonitorR 32 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • SetADCList erweitert, lässt nun Sub-Bursts zu.
  • Vermeidet unsinniges Verhalten des Verstärkungsbefehls bei nicht vorhandenen ADC-Kanälen.
  • Nutzt EEPROM-Tag zur Erkennung von Synchronisierungs-Hardware.
11/06 16 CEDpost 0.28 Power up Self Test

MonitorR 31 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • Wartet auf Konfiguration der USB-Schnittstelle, bevor Selbsttest eingeleitet wird, um Fehler zu vermeiden.
  • Der Selbsttest erzeugt keine E0CSR und E1CSR Reset-Testfehler, wenn die Eingänge E0 und E1 Signale empfangen.
06/06 15 CEDpost 0.26 Power up Self Test

MonitorR 31 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • USB-Datenverarbeitung bei hohen Lasten wurde verbessert.
12/04 14 CEDpost 0.26 Power up Self Test

MonitorR 30 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • Bessere Handhabung von Fehler-LED mit USB.
  • ADC-Kanal-Simulation hinzugefügt.
  • Interne FlushCache-Prozedur korrigiert.
07/04 13 CEDpost 0.25 Power up Self Test

MonitorR 29 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • Fixe Verzögerungsanstiege mit standardmäßigem Host-Port, Erweiterungen von INFO- und CONFIG-Befehlen.
01/04 12 CEDpost 0.25 Power up Self Test

MonitorR 27 Monitor

Pld711 20 Analogue (ANAFPGA)

Pld701 17 Digital (DIGFPGA)

Ang285 04 Boot

  • POST unterstützt Ausgabe E PCB einschließlich USB2-Interface, verbesserter ADC-Hardwaretests, handhabt größere Speicher besser und bessere USB-Hardwarefeststellung.
  • Monitor unterstützt Ausgabe E PCB einschließlich USB2-Interface, verbesserter USB-Hardwarefeststellung, INFO-Befehl erweitert.
  • Pld unterstützt Ausgabe E PCB einschließlich USB2-Interface, durchgehend verbesserte Timings.
04/03 11 CEDpost 0.20 Power up Self Test

MonitorR 24 Monitor

Pld711 19 Analogue (ANAFPGA)

Pld701 15 Digital (DIGFPGA)

Ang285 04 Boot

  • Boot ergibt bessere Initialisierung beim Start.
  • POST testet getaktete Digitalausgänge und ADC Overrun-Interrupt.
  • DAC-LEDs verhalten sich korrekt, „Event Polarity Topbox Tag" wird unterstützt.
  • Verbessertes Reset-Verhalten mit USB.
  • Optimierte ADC-Kontrolle.
03/03 10 CEDpost 0.18 Power up Self Test

MonitorR 23 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 12 Digital (DIGFPGA)

  • Verhindert USB-Zeichen-Datenüberlauf.
  • Besseres Timing beim seriellen EEPROM-Zugriff (Top-box).
  • ParseADCList funktioniert mit speziellen Prüfkanälen.
  • CONFIG-Befehl unterstützt Synchronisierung.
  • PGF Top-box-Support hinzugefügt, GAIN-Befehl korrigiert.
10/02 09 CEDpost 0.18 Power up Self Test

MonitorR 22 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 12 Digital (DIGFPGA)

  • Selbsttest "Post" prüft nun die DILDATN-Logik.
  • DIGFPGA: neu hinzugefügte, nichtlöschende Leseadresse (DILDATN) für digitale Eingabedaten im "low byte"-Bereich.
  • Keine willkürlichen Fehler bei mehreren Erweiterungseinheiten.
07/02 08 CEDpost 0.17 Power up Self Test

MonitorR 22 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 12 Digital (DIGFPGA)

  • Keine willkürlichen Fehler bei mehreren Erweiterungseinheiten.
03/02 07 CEDpost 0.16 Power up Self Test

MonitorR 22 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • Monitor: Timing-Problem mit sehr schnellen Host-PCs, das zum Einfrieren von Datenübertragungen führen könnte, wurde korrigiert.
  • Selbsttest: Fehlerebenen in ADC-Rauschtest angepasst.
02/02 06 CEDpost 0.15 Power up Self Test

MonitorR 21 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • Unterstützung der Power1401 Signal Top-box 2701-5 hinzugefügt
  • Eigentest verbessert, wenn es kein USB-Kabel gibt
07/01 05 CEDpost 0.14 Power up Self Test

MonitorR 20 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • Ermöglicht Benutzung der größtmöglichen Anzahl ADC-Kanäle
05/01 04 CEDpost 0.14 Power up Self Test

MonitorR 19 Monitor

Pld711 16 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • Standardereignispolarität nimmt nun ab
  • ±10V Einheiten werden nun richtig erkannt
  • Zusätzliche Unterstützung für 1 ADC-Kanal @ 2.5 MHz
  • Zusätzliche Unterstützung für PGA 16 Top Box
09/00 03 CEDpost 0.10 Power up Self Test

MonitorR 15 Monitor

Pld711 12 Analogue (ANAFPGA)

Pld701 10 Digital (DIGFPGA)

  • Einschalt-Eigentest verbessert
  • Externe Takteingangsfunktion verbessert
08/00 02 CEDpost 0.09 Power up Self Test

MonitorR 15 Monitor

Pld711 12 Analogue (ANAFPGA)

Pld701 09 Digital (DIGFPGA)

  • Top-box Support hinzugekommen
  • USB-Betrieb beim Anlauf verbessert
  • ADC Nebensprechtest verbessert
06/00 01 CEDpost 0.06 Power up Self Test

MonitorR 13 Monitor

Pld711 10 Analogue (ANAFPGA)

Pld701 09 Digital (DIGFPGA)

  • Der Selbsttest wurde beschleunigt und ein paar geringfügige Fehler wurden beseitigt.
  • Befehls-Timing und Verhalten des A/D-Wandlers wurden verbessert.
  • Wir haben ein Problem mit der PC Quad Rate Karte (1401-50) gelöst, außerdem gibt es jetzt USB-Unterstützung. USB-Hardware ist ab Seriennummer P2001 erhältlich.
Cambridge Electronic Design Limited

Registriert in England: 00972132

Sitz der Gesellschaft:

  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.

VAT: GB 214 2617 96

Herstellerregistrierungsnummer: WEE/BD0050TZ

Verkaufsbedingungen

Für unsere US-Kunden können wir das Steuerformular W-8BEN bereitstellen, mit dem wir als britisches Unternehmen identifiziert werden.

DUNS: 219151016
CAGE/NCAGE: KB797
NAICS: 423490
Warencodes
Hardware: 84716070
Software: 85234945
×

per e-mail:

info@ced.co.uk

per Post:
  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.
Telefonisch:

(Int.+44) (0)1223 420186

Aus Nordamerika:

1 800 345 7794

×