• UK
  • US
  • Français
  • Deutsch
  • Español (precios €)
  • Portugal
  • Polski
  • 日本人
  • 中國傳統
  • 简化中国

Neuere technische Geschichte der Power1401-3-Firmware

Es gibt zwei Arten von Firmware bei Power1401: Software und Hardware. Die Software-Firmware ist der Programmcode, der Power1401 testet, wenn Sie dies einschalten, und dann vom Host übertragene Anweisungen befolgt. Die Hardware-Firmware enthält Steuerelemente für Komponenten wie z.B. die ADC und DACs, die Uhren, den Digitaleingang und -ausgang und die Host-Ports.

Revision 06 - Download kostenlos.

Wenn Ihre Seriennummer niedriger ist als P5000, lesen Sie die technische Entwicklung von Power1401 mk2. Wenn Ihre Seriennummer höher ist als P6000, lesen Sie die technische Entwicklung von Power3a.


Datum Version Zusammenfassung
03/21 06 Monitor 6
  • Änderungen an der EEPROM-Emulation wurden erst beim nächsten Neustart wirksam.
FPGA 7
  • Es wurde eine mögliche Datenbeschädigung verhindert, wenn sowohl der DAC-FIFO als auch die Programmschreibvorgänge gleichzeitig mit demselben DAC durchgeführt wurden.
  • Ein Fehler bei der Erzeugung der Digital Output DTH-Leitung (Data Transmitted for high byte) wurde behoben.
04/14 05 Monitor 5
  • Verbessertes Unterbrechungsverhalten. Dies verbessert erheblich die Worst-Case-Reaktionszeit und verbessert etwas die durchschnittliche Reaktionszeit.
FPGA 5
  • Zusätzliches DAC0-ADC serielles Loopback, gesteuert durch FeatEn Bit 7.
  • Clock3 hat nun eigene Dividierer (wie Clock4).
11/13 04 Monitor 4
  • Die Anwender sparen effektiver Zeit, besonders um die Spike-Form zu verbessern, die nun den Zeiten in Spike2 entspricht.
  • Monitor: Methoden, die den Cache ungültig machten, wurden verbessert. Dies diente besonders dem Zweck, saubere Aktualisierungen dynamischer Clamp-Modelle zu gewährleisten- - vorher bestand die Gefahr, dass einige alte Daten noch eine kurze Zeit erhalten blieben.
FPGA 4
  • Verbesserungen der DAC-Aktualisierung auf „top boxes“. 8-bit DAC-Modus korrigiert.
12/12 02 Monitor 2
  • GAIN-Befehl angepasst, um Kanalverstärkungen richtig abzurufen.
  • Erkennt Topboxes richtig, wenn mehr als eine Topbox eingerichtet ist.
11/12 01 Monitor 1
  • Verbesserte Handhabung der USB-Kabel-Erkennung, verbesserter Einzelkanal-ADC-Betrieb, der bis zu 3 MHz ermöglicht.
Boot 1
  • Verbesserte 200 MHz-Sperrerkennung nach einem Reset.
FPGA 2
  • -Anwendung der Topbox korrigiert. Verbesserte Erkennung der ADC-Obergrenze.
Cambridge Electronic Design Limited

Registriert in England: 00972132

Sitz der Gesellschaft:

  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.

VAT: GB 214 2617 96

Herstellerregistrierungsnummer: WEE/BD0050TZ

Verkaufsbedingungen

Für unsere US-Kunden können wir das Steuerformular W-8BEN bereitstellen, mit dem wir als britisches Unternehmen identifiziert werden.

DUNS: 219151016
CAGE/NCAGE: KB797
NAICS: 423490
Warencodes
Hardware: 84716070
Software: 85234945
×

per e-mail:

info@ced.co.uk

per Post:
  • Cambridge Electronic Design Limited,
  • Technical Centre,
  • 139 Cambridge Road,
  • Milton,
  • Cambridge CB24 6AZ
  • ENGLAND.
Telefonisch:

(Int.+44) (0)1223 420186

Aus Nordamerika:

1 800 345 7794

×